컴퓨터구조 (15) 썸네일형 리스트형 컴퓨터 네트워크 : 온라인퀴즈 REVIEW 1. 두 호스트 간에 유선으로 연결된 통신망의 거리는 200Km, 통신망의 전송속도는 1 Mbps, 전송되는 데이터의 프레임 길이는 10,000 비트이다. (이때 전파지연 속도는 2*10^8 m/s로 가정한다). 하나의 프레임을 전송하는데 걸리는 프레임 전송 지연(Delaytr)은 얼마인가? 2 1) 1 ms 2) 10 ms 3) 100 ms 4) 10 us 5) 100 us Delay_tr = 10^4 / 10^6 = 10^-2 sec 전송 지연(Transmission Delay)는 패킷을 비트(신호)로 변경하여 전송 매체로 내보내는데 걸리는 시간을 의미한다. Delay_tr = (packet Length) / (transmission rate) = L/B (Length / Bit Rate) 문제에서 .. 최신 컴퓨터 구조: 2장 연습문제 1. 다음 등식이 성립되도록 기수 r을 구하시오. (a) B1_(r) = 144_(10) r = 13 (b) 211_(r) = 152_(8) r = 7 (c) 436_(r) = 357_(10) r = 9 (d) 4B7(r) = 2CB_(16) r = 12 2. 2차 방정식 x^2 - 11x + 22 = 0의 해가 x=3과 x=6이다. 이때 기수가 얼마인지 계산하시오. 기수를 p라고 했을때, 두 근의 합이 십진법으로는 9이지만 p진법으로는 11, 두 근의 곱이 십진법으로는 22이지만 p진법으로는 22이다. 즉, p+1 = 9, 2*p+2=18이다. 합과 곱을 만족하는 p는 8이다. 3. 12비트의 신호를 동등한 값의 아날로그 신호로 변환할 수 있는 기능이 있는 CD 플레이어가 있다. (a) 이 CD 플레이.. 최신 컴퓨터구조: 1장 연습문제 1. 기본적인 컴퓨터 하드웨어 구성 요소를 나열하고 각각을 간단히 설명하시오. 1) 중앙처리장치 CPU: 컴퓨터의 특성을 결정하며, 컴퓨터의 핵심 기능인 프로그램 실행과 데이터 처리를 담당한다. a) ALU: 산술 연산, 논리 연산, 보수 연산, 시프트 연산을 수행 b) CU: 프로그램의 명령어를 해독하여 명령어 실행에 필요한 신호를 발생, 모든 장치 제어 c) Register: 중앙 처리 장치 내부에 있는 데이터를 일시적으로 보관 2) 기억장치 a) 주기억장치 RAM: 중앙 처리 장치 가까이에 위치하며 반도체 칩으로 구성되어 고속으로 액세스가 가능한 휘방성 메모리 b) 보조기억장치 ROM: 중앙 처리 장치에 당장 필요하지 않은 많은 데이터의 양이나 프로그램을 저장하는 비휘발성 메모리 3) 입출력장치 a.. 컴퓨터구조: 파이프 라이닝 병렬 처리 방법에는 명령어 단계 병렬 처리와 프로세서 단계 병렬 처리가 있다. 명령어 단계 병렬 처리는 컴퓨터에서 초당 더 많은 명령어를 실행하기 위해 개별 명령 내에서 병렬화가 사용된다. 프로세서 단계 병렬 처리는 한 가지 문제에 대해 여러 개의 프로세서가 동시에 작동 한다. 모든 프로세서 제어 장치는 기본적으로 '명령어 인출 -> 명령어 해독 -> 명령어 실행' 순서 대로 명령을 수행한다. 반면, 현대 대부분의 프로세서에서는 파이프 라이닝(pipelining) 기술을 사용하여 명령을 싱핸한다. 파이프 라이닝은 명령 하나를 단계 여러 개로 나누어 각각을 독립적인 장치에서 동시에 실행하는 기술이다. 5단계 파이프라인 1단계: 메모리에서 명령어를 인출, 필요할 때까지 버퍼에 저장 2단계: 명령어를 해독하고.. 컴퓨터구조: 프로세서 제어 입력으로는 클록, 명령 레지스터, 플래그, 외부 제어 버스로부터의 제어 신호가 있다. 출력으로는 프로세서 내부로 전달되는 신호인 레지스터 간 데이터 이동, ALU의 연산 명령이 있고, 메모리, 입출력 장치 등 외부 장치로 전달되는 신호가 있다. 명령어 인출 사이클 •제어 신호는 MAR 내용을 주소 버스에 전달 •제어 버스에 메모리 읽기 제어 신호 전송 •데이터 버스 내용을 MBR에 저장할 수 있도록 제어 신호 전송 •PC 내용에 I를 더해 PC에 다시 저장하는 제어 신호 실행 사이클에서 제어 장치는 opcode를 해독하고, 해독 결과에 따라 주기에 대해 수행할 마이크로 연산 순서를 결정 제어 신호는 다음 각기 다른 목적지 세 곳으로 전달된다. 데이터 경로: 제어 장치는 내부 데이터 흐름을 제어한다. 예를.. 컴퓨터 구조: 명령어 사이클 일반적인 명령어 사이클: 명령어 인출 -> 명령어 해독 -> 명령어 실행 명령어 사이클을 데이터 경로(data-path) 사이클이라고 한다. 명령어 사이클 외에 인터럽트 사이클이 있으며, 매 명령어 사이클이 끝나고 인터럽트 유무를 점검하여 인터럽트가 있으면 인터럽트 처리 루틴을 실행한다. 프래그램을 실행할 때 컴퓨터 연산에서 하나의 기계어 명령은 일련의 마이크로 명령으로 구성된 명령어 사이클을 이루어 실행된다. 각 명령어 사이클은 여러 개의 작은 단위로 구성된다. 제어 장치를 설계하기 위해서는 더 자세하게 분할하는데 실제로 사이클은 다시 작은 일련의 단계로 세분화된다. 각 사이클은 프로세서 레지스터와 함께 동작하며, 이 단계들을 마이크로 연산이라고 한다. 각 명령은 더 짧은 하위 사이클로 구성된 명령 주.. 컴퓨터 구조: 제어 장치의 종류 제어 장치는 제작 방법에 따라 하드웨어로 구현되는 1) 하드웨어 제어 장치와 소프트웨어로 구현되는 2) 마이크로 프로그램 제어 장치로 분류할 수 있다. 하드와이어 제어 장치(hardwired control) 하드와이어 제어 장치는 논리 회로로 만들어진 하드웨어로 명령어 실행 제어에 필요한 제어 신호를 발생시킨다. 이 제어 장치는 회로 구조를 물리적으로 변경하지 않는 한 신호 생성 방법을 수정할 수 없다. 명령어의 opcode에 제어 신호를 생성하는 기본 데이터가 포함되어 있으며 명령 디코더에서 작업 코드가 해독된다. 제어 하드웨어는 상태 기계처럼 클록 사이클(a) 명령 레지스터, b) 상태 코드, c) 외부 입력 등)이 진행됨에 따라 상태가 변한다. 특징) 1. 논리식으로 설계한 고정된 논리 회로에 의해.. 컴퓨터구조: 제어 장치의 기능 제어 장치는 컴퓨터의 모든 동작을 제어하는 CPU의 핵심 부분이다. 제어 장치는 주기억 장치, ALU, I/O 장치에 프로세서가 전송한 명령어를 수행하도록 하는 역할을 한다. 주기억 장치에서 명령어를 읽어 CPU의 명령 레지스터(IR)로 가져오고, 제어 장치는 명령 레지스터의 opcode를 기반으로 명려어 실행을 지시하는 세부적인 제어 신호를 발생 시킨다. 제어 장치의 기본 기능 1) CPU에 접속된 장치들에 대한 데이터 이동 순서를 조정 2) 명령어를 해독 3) CPU 내 데이터 흐름을 제어 4) 외부 명령을 받아 일련의 제어 신호를 생성 5) CPU에 포함된 많은 실행 장치를 제어 6) 명령어 인출, 명령어 해독, 명령어 실행 등을 순서에 맞추어 처리 특징: CPU 구조가 제조업체마다 다르므로 제어 .. 이전 1 2 다음
